(19)日本国特許庁 (JP)

(12)公開特許公報(A)

(11)特許出願公開番号

特開平11-55036

(43)公開日 平成11年(1999)2月26日

(51) Int. C1. 6

識別記号

庁内整理番号

FΙ

技術表示箇所

H03B 28/00

21/00

H03B 28/00

R

21/00

審査請求 未請求 請求項の数4 OL (全6頁)

(21)出願番号

特願平9-209231

(22)出願日

平成9年(1997)8月4日

(71)出願人 000001122

国際電気株式会社

東京都中野区東中野三丁目14番20号

(72)発明者 髙橋 一志

東京都中野区東中野三丁目14番20号

国際電気株式会社内


(74)代理人 弁理士 秋本 正実

(54) 【発明の名称】周波数発生回路

(57)【要約】

【課題】 周波数発生回路のハード規模を縮小し、高い 周波数を高安定、高精度に発生することのできる周波数 発生回路を提供することにある。

【解決手段】 基準発振器 11 から PLL 回路 12 に f ref [Hz] の周波数が入力される。この基準クロックに PLL 同期された周波数 f c [Hz] が周波数変換器 15 に入力される。一方、 PLL 回路 12 から出力された f c [Hz] の信号は分周器 13 により PL D D S 回路 14 に入力される。 PL D D S 回路 14 に入力される。 PL D D S 回路 14 に入力される。 PL D D S 回路 14 に設定される PL D D S 回路 PL C D D S D S D



2

【特許請求の範囲】

【請求項1】 ディジタル変調信号の搬送波周波数を生成する周波数発生回路において、基準発振器の周波数に同期したPLL回路と、該PLL回路の周波数を分周した信号を動作クロック信号とするDDS回路と、該DDS回路の正弦波と上記PLL回路の出力信号とを周波数混合する手段とを備えたことを特徴とする周波数発生回路。

【請求項2】 ディジタル変調信号の搬送波周波数を生成する周波数発生回路において、

基準発振器の周波数にPLL同期するPLL回路と、該PLL回路の出力信号を分周する分周器と、該分周器からの信号を動作クロック信号とするDDS回路と、該DDS回路からの正弦波出力と上記PLL回路からの出力信号とを周波数混合する周波数変換器と、該周波数変換器のイメージ成分を除去するBPFとを備えたことを特徴とする周波数発生回路。

【請求項3】 上記周波数混合手段として、上記DDS 回路から得られる正弦波と余弦波とを用いて、上記PL L回路からの信号を直交変調することにより周波数混合を行う直交変調器を設けたことを特徴とする請求項1又は2記載の周波数発生回路。

【請求項4】 ディジタル変調信号の搬送波周波数を生成する周波数発生回路において、請求項1乃至3のいずれかに記載の周波数発生回路を複数個設け、該各周波数発生回路に一つの基準発振器の出力が並列に入力するように設けたことを特徴とする周波数発生回路。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、無線機に用いられ 30 る周波数発生回路の改良に関するものである。

[0002]

【従来の技術】通常のディジタル無線機には、変調信号 の搬送波周波数を生成するために基準発振器の周波数を 基準とした周波数発生回路が設けられている。この周波 数発生回路は通常PLL (Phase Locked) Loop)回路を用いて構成されるが、周波数を数百n s以下の高速に切り替えたり、発生する周波数のステッ プを数Hz~数十Hz間隔に設定するような用途では、 PLL回路はその過渡応答速度に限界があるため使用で きない。このため高速の応答が必要な周波数発生には、 一般にDDS (Direct Digital Syn thesizer)回路が使用される。図4にDDS回 路の基本構成図を示す、まず、周波数設定のための位相 ステップ情報 $\Delta \theta$ を位相アキュムレータ 41 に設定する ことにより 0 から 2 πまでのディジタル鋸波を生成さ せ、その信号で正弦波形をデータとして記入したメモリ からなるテーブル42をアドレスすることにより、ディ ジタル数値で表現された正弦波が得られる。この信号を DA変換器43でアナログ信号に変換し、LPF44で 50

DDSに入力されている基準クロック周波数成分を除去することにより、出力信号が得られる。ここで、 $\Delta \theta$ がnビットの語長を有するDDSを用いた場合の信号出力周波数 fdds t数 1 で与えられる。

[0003]

【数1】

$$fdds = \frac{\Delta \theta}{2} \cdot fclk \text{ (fclk:基準クロック周波数)}$$

10 【0004】例としてn=32, fclk=80MHz, fdds=10MHzとすると、数2から、

[0005]

【数2】

$$\Delta \theta = \frac{fdds}{fclk} \cdot 2^{32}$$

【0006】 $\Delta\theta$ には536870912を設定すればよいことになる(16進では200000000Hを設定する)。しかし、DDSの再生可能周波数はナイキスト定理によれば、基準クロック周波数の1/2以下の信号しか発生できないため、周波数レンジの上限はDDSのデバイスの最大クロックレートで決まることになる。したがって、DDSからの出力信号よりも更に高い周波数が必要になる場合は、DDS回路の後に周波数連倍回路や、PLL回路を接続することになる。

【0007】図5は従来のDDS回路52の後に通倍回路53を設けたディジタル無線機周波数発生回路であり、図6はDDS回路52の後にPLL回路61を設けたものである。

[0008]

【0009】図6のDDS回路52の出力に連倍回路の代わりにPLL回路61を設けた場合、DDS回路52の動作基準クロックfc1k[Hz]となる局部発振器51の信号がDDS回路52に入力され、周波数設定のための位相ステップ情報 $\Delta\theta$ を設定することにより、f

20

dds [Hz] の周波数がDDS回路52より出力され る。DDS回路52からの信号はPLL回路61の基準 クロックとなり、そのクロックを基にPLL同期した信 号がPLL回路61より出力される。通常のPLL回路 ではPLL回路の出力信号をプログラマブルデバイダで 周波数を1/Nに分周して、その信号と基準クロックと の位相比較を行いPLL同期を行う。この構成では先に 述べた通倍回路ほどスプリアスは発生しないが、PLL 回路61はその構成上フィードパックループを含んでい るために、引き込み範囲で入力周波数が変化した場合の 過渡応答に制約が出てくる等の問題が生じるので、DD S回路52の高速な周波数切替の利点を生かすことがで

【0010】本発明の目的は、上記従来の構成における 問題を解決し、周波数発生回路のハード規模を縮小し、 高い周波数を高安定、高精度に発生することのできる周 波数発生回路を提供することにある。

[0011]

【課題を解決するための手段】上記の目的は、基準発振 器の周波数に同期したPLL回路と、該PLL回路の周 波数を分周した信号を動作クロック信号とするDDS回 路と、該DDS回路の正弦波と上記PLL回路の出力信 号とを周波数混合する手段とを備えたことによって達成 される。

【0012】また、上記の目的は、基準発振器の周波数 にPLL同期するPLL回路と、該PLL回路の出力信 号を分周する分周器と、該分周器からの信号を動作クロ ック信号とするDDS回路と、該DDS回路からの正弦 波出力と上記PLL回路からの出力信号とを周波数混合 する周波数変換器と、該周波数変換器のイメージ成分を 除去するBPFとを備えたことによって達成される。

【0013】更に、上記の目的は、上記周波数混合手段 として、上記DDS回路から得られる正弦波と余弦波と を用いて、上記PLL回路からの信号を直交変調するこ とにより周波数混合を行なう直交変調器を設けたことに よって違成される。

【0014】また、上記の目的は、上記構成の周波数発 生回路を複数個設け、該各周波数発生回路に一つの基準 発振器の出力が並列に入力するように設けたことによっ て達成される。

【0015】上記の手段によると、PLL回路から、入 力される基準発振器の周波数に位相同期して出力される 周波数の信号を、DDS回路が動作可能な周波数に分周 してDDS回路の基準クロックとすると共に、上記PL L回路の出力と上記DDS回路の動作により発生する出

力とで周波数混合を行なって所要の周波数を発生する。 これによる周波数の切替はDDSによる開ループ構成で 行なうので極めて高速であり、高精度に高い周波数を発 牛できる。

[0016]

【発明の実施の形態】以下、本発明の実施形態を図面に より説明する。

【0017】図1は、本発明の一実施形態の周波数発生 回路のプロック図である。基準発振器11からPLL回 路12にfref[Hz]の周波数が入力される。この 基準クロックにPLL同期された周波数 fc [Hz]が 周波数変換器15に入力される。一方、PLL回路12 から出力された f c [Hz] の信号は分周器 1 3 により DDS回路が動作可能な周波数fclk [Hz] に分周 される。分周された信号はDDS回路14に入力され る。DDS回路14に設定されるΔθによりfdds [Hz] の周波数が出力され、周波数変換器15にて周 波数混合されるので、周波数変換器15からの出力周波 数は、 $fout[Hz] = fc \pm fdds$ となりBPF 16によりfc-fdds成分が除去されたのち、fc + f d d s [Hz] の信号が出力される。なお、変調信 号のキャリアがDDS回路14の動作クロックの範囲内 であれば、分周器13は省略することができる。

【0018】図2は、本発明の他の実施形態の周波数発 生回路で、周波数混合を直交変調器21に置き換えたも のを示す。基準発振器11からPLL回路12にfre f[H2]の周波数が入力される。この基準クロックに PLL同期された周波数fc [Hz]が直交変調器21 に入力される。一方、PLL回路12から出力されたf c [Hz] の信号は分周器 13 により DDS 回路 14 が 動作可能な周波数fclk[Hz]に分周される。分周 された信号はDDS回路14に入力される。DDS回路 14に設定される $\Delta\theta$ によりDDS回路14からは互い に直交している正弦波 $cos(2\pi \cdot fdds \cdot t)$ と 余弦波 s i n (2π·fdds·t)の信号が直交変調 器21の乗算器22、23に入力される。PLL回路1 2から入力されるfc[Hz]は直交変調器内部の90 °位相器25により、cos(2π・fc・t)とsi n (2π·fc·t) に分配されて、乗算器22、23 に入力される。乗算器22、23では、これらの信号を 各々乗算した後、加算器24で加算することで数3とな

[0019]

【数3】

 $\cos(2\pi \cdot fc \cdot t)\cos(2\pi \cdot fdds \cdot t) + \sin(2\pi \cdot fc \cdot t)\sin(2\pi \cdot fdds \cdot t)$

40

$=\cos 2\pi (fc+fdds)t$

【0020】周波数変換器を用いたときと同様の信号が 出力される。この実施形態の場合は周波数混合した後に 50 できるので、ハードウェアの構成をより簡略化すること

使用していたイメージ除去用のBPFを省略することが

ができる。

【0021】図3は、本発明の応用による複数の周波数発生回路の構成例を示す。図示した構成によれば、図1の構成の各周波数発生回路1~nに基準発振器11が発生するfref[H2]を並列に入力させる。このfrefを基準にしてすべての周波数発生回路のDDS回路14、PLL回路12が同期して動作するので、周波数発生回路1~nの間でのコヒーレント性が保たれ、それぞれのDDS回路により高精度な周波数を発生することが可能となる。

[0022]

【発明の効果】以上詳細に説明したように、本発明に係る周波数発生回路によると、周波数の切替はDDSによる開ループ構成で行うので極めて高速である。また、連倍回路を用いないので、ハードウェア規模を縮小できる

【図面の簡単な説明】

【図1】本発明の一実施形態の周波数発生回路のプロッ

ク図である。

【図2】本発明の他の実施形態の周波数発生回路のプロック図である。

【図3】本発明の応用による実施形態の周波数発生回路 のプロック図である。

【図4】 DDSの基本構成を示すプロック図である。

【図 5】 従来の周波数発生回路の構成を示すプロック図 である。


【図6】従来の周波数発生回路の構成を示すブロック図10 である。

【符号の説明】

1、2、3…n…周波数発生回路、11…基準発振器、12…PLL回路、13…分周器、14…DDS回路、15…周波数変換器、16…BPF、27…基準発振器、28…PLL回路、29…分周器、30…DDS回路、21…直交変調器、22,23…乗算器、24…加算器、25…90°位相器。


【図1】

【図1】




【図6】

[図6]




【図2】




[図4]

[図4]



【図3】

[図3]



【図5】

[図5]

